(19)

KOREAN INTELLECTUAL PROPERTY OFFICE

KOREAN PATENT ABSTRACTS

(11)Publication

1020030061553 A

number:

(43)Date of publication of application:

22.07.2003

(21)Application number: 1020020002090

(71)Applicant:

LG.PHILIPS LCD CO., LTD.

(22)Date of filing:

14.01.2002

(72)Inventor:

LEE, SEOK U

SONG, JIN GYEONG

(51)Int. CI


G02F 1/133

(54) APPARATUS AND METHOD FOR DRIVING DATA OF LIQUID CRYSTAL DISPLAY

(57) Abstract:

PURPOSE: An apparatus and a method for driving data of a liquid crystal display are provided to increase the number of channels of a data driving integrated circuit while reducing a chip area not increasing the chip area, thereby reducing the manufacturing cost of the liquid crystal display.

CONSTITUTION: A multiplexer part(38) is provided to time-divide input pixel data(VD) and supply the time-divided input pixel data. A DAC(Digital to Analog Converter) part(40) converts the pixel data



received from the multiplexer part into pixel voltage signals. A demultiplexer part(42) selectively supplies the pixel voltage signals received from the DAC part to a plurality of output lines. A sampling and holding part(44) samples and holds the pixel voltage signals received from the demultiplexer part for outputting to a plurality of data lines(DL1-DL2n).

© KIPO 2003

Legal Status

한국공개특허공보 제2003-61553호(2003.07.22) 1부.

[첨부그림 1]

与2003-0061553

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. ⁷ 602F 1/133		(11) 공개번호 (43) 공개일자	특2003-0061953 2009년07월22일
(21) 출원번호 (22) 출원일자	10-2002-0002090 2002년01월 14일		
(71) 출원인	엘지.필립스 엘시디 주식회사		
(72) 발명자	서울 영등포구 며의도동 20번지 이석우		
	경상북도구미시진평동642-3번지		
	송진경		
(74) 대리인	경상북도구미시진평동642-3번자 김영호		
살사랑구 : 일을			<u></u>
(54) 액정표시장치의	데이터 구동 장치 및 방법	·	

254

본 발명은 DAC부글 시분할구동하여 기존 접면적 대비 크게 접면적을 증가시키기 않게나 오히려 접면적을 감소시키면서 데이터 구동 IC의 출력 채널수를 증가시킴으로써 데이터 구동 IC 및 TCP의 수를 줄일 수 있 는 액정표시장치의 데이터 구동 장치 및 방법을 제공하는 것이다.

본 발명은 입력된 화소데이터를 시분할하여 공급하기 위한 멀티플렉서부와; 멀티플렉서부로부터의 화소데 이터를 화소전압산호로 변환하기 위한 디지탈-아날로그 변환부와; 디지탈-아날로그 변환부로부터의 화소 전압산호를 다수의 움럭라인에 선택적으로 공급하기 위한 디멀티플렉서부와; 디밀티플렉서부로부터의 화소 소전압산호를 샘플링 및 홈당하여 다수의 데이터라인들에 플릭하기 위한 샘플링 및 홈당부를 구비하는 것 을 득징으로 한다.

Q#S

54

PAIN.

도면의 권단관 설명

- 도 1은 종래 액정표시장치의 데이터 구동 장치를 꺼략적으로 도시한 도면.
- 도 2는 도 1에 도시된 데이터 구동 집적회로의 상세 구성을 도시한 블록도.
- 도 3은 도 2에 도시된 데이터 구동 집적회로 내에서의 일부 데이터 전송경로를 구체적으로 도시한 도면.
- 도 4는 본 말명의 실시 예에 따른 액정표시장치의 데이터 구동 집적회로의구성을 도시한 클록도.
- 도 5는 도 4에 도시된 데이터 구동 집적회로내에서의 일부 데이터 전송경로를 도시한 도면.
- 도 6은 도 5에 도시된 샘플 & 홀더의 구성을 구체화하며 데이터 전송경로를 도시한 도면.
- 도 7은 도 6에 도시된 스위치들을 제어하는 스위치 제어신호 파형도.
- 도 8은 본 발명에 따른 데이터 구동 집적회로를 포함하는 액정표시장치의 데이터 구동장치를 개략적으로 도시한 도면

<도면의 주요부분에 대한 설명>

2,80: 액정패널

4, 82 : 데이터 구동 집적회로(IC)

6, 84 : 테이프 캐리어 패키지(TCP)

8 : 데이터 인쇄회로기판(PCB)

10, 30 : 신호 제머부

12, 32 : 감마 전압부

14, 34 : 쉬프트 레지스터부

16,36: 武太早

17, 46 : 래치

13-1

18, 40 : 디지털-이날로그 변환(DAC)부 19, 50 : 디지털-이날로그 변환기(DAC)

20 : P 디코딩부 22 : N 디코딩부 24, 38 : 멀티플렉서(MUX)부 26 : 출력 버퍼부

 27, 76 : 비田
 42 : 디멀티플렉서(DEMUX)부

 44 : 샘플 & 홈더부
 48 : 멀티플렉서(MIX)

 52 : 디밀티플렉서(DEMUX)
 54 : 샘플 & 홀더

 56, 58, 60, 62, 64, 66, 68, 70, 72, 74 : 스위치

발명의 상세계 설명

발명의 목적

显智的 李可仁 刘金是体 樊 그 是体型 舌耳刀金

본 발명은 액정표시장치에 관한 것으로, 특히 디지털-이날로그 변환부를 시분할 구동하여 데이터 구동 집 작회로와 테이프 캐리어 패키지의 수를 줄일 수 있게 하는 액정표시장치의 데이터 구동 장치 및 방법에 관한 것이다.

판한 것이다.

통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상율 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 가는 화료로를 구비한다. 액정패널에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들을이 교차가 매결되는 양역에 액정셀을이 위치하게 된다. 이 액정패널에는 작정셀을 가라에 전계를 인가하기 위한 화소전극들과 공통전국이 마련된다. 화소전극들 각각은 스위청 소자인 박막트 전지스터(Thin Film Transistor)의 소스 및 드레인 단자들을 영주하여 데이터라인들 중 어느 하나에 전속된다. 박막트랜지스터의 게이트단자는 화소전압신호가 다라인분액의 화소전극들에게 인가되게 하는 게이트라인들을 중 어느 하나에 접속된다. 구동화로는 게이트라인들을 구동하기 위한 게이트 드라이버와, 공통전국를 구동하기 위한 게이트 드라이버와, 대이터라인들을 구동하기 위한 데이터 드라이버와, 공통전국을 구동하기 위한 게이트 드라이버와, 대이터라인들을 구동하기 위한 데이터 드라이버와, 공통전국을 구동하기 위한 데이터 드라이버는 시에드라인들을 구동하기 위한 데이터 드라이버는 시에드라인들을 구동하기 위한 데이터 드라이버는 시에드라인들을 구동하기 위한 데이터 드라이버는 게이트라인들을 구동하기 위한 데이터 드라이버와, 공통전국을 모음한다. 데이터 드라이버는 게이트라인들을 중 어느 하나에 게이트신호가 공급될 때마다 데이타라인들 각각에 화소전압신호를 공급한다. 공통전압 발생부는 공통전국에 공통전압인호를 공급한다. 이에 따라, 액정표시장치는 액정설별로 화소전압신호에 대한 화소전역사호를 가입되는 경제에 의해 광투과율을 조절함으로써 화상을 표시한다. 데이터 드라이버와 게이트 드라이버는 다수개의 집적회로(Integrated Circult: 이하, IC라 할)로 집작화된다. 집작화된 데이터 구동 IC와 게이트 구수에 화소전압신호를 대한다는 다수에의 인자화로 데이터로 가입어 패키지(Tape Carrier Package:이하, IC라 할) 상에 실장되어 법(TAB) Tape Automated Bonding) 방식으로 액정패널에 접속되거나, COG(Chip On Glass) 방식으로 액정패널 상에 실장되다.

도 1은 중해 액정표시장치의 데이터 구동 장치를 개략적으로 도시한 것으로, 데이터 구동 장치는 ICP(6) 를 통해 액정패널(2)과 접속되어진 데이터 구동 ICB(4)과, ICP(6)를 통해 데이터 구동 ICB(4)과 접속되 어진 데이터 인쇄회로기관(Printed Circuit Board; 이하, PCB라 함)(8)을 구비한다.

데이터 PCB(8)는 타이밍 제어부(도시하지 않음)로부터 공급되는 각종 제어신호를 및 데이터 신호들과 파워부(도시하지 않음)로부터의 구동전압신호들을 입력하여 데이터 구동 IC를(4)로 중계하는 역합을 한다. 10만(6)는 액정패날(2)의 상단부에 마련된 데이터 패드들과 전기적으로 접속될과 아울러 데이터 PCB(8)에 마련된 출락 패드들과 전기적으로 접속된다. 데이터 구동 IC를(4)은 디지털 신호인 화소데이터 신호를 마남로그 신호인 화소전압신호로 변환하여 액정패날(2) 상의 데이터라만들에 공급한다.

마를 위하여, 데이터 구등 IC를(4) 각각은 도 2에 도시된 바와 같이 순차적인 샘플릭신호를 공급하는 쉬 프트 앱지스터부(14)와, 샘플릭신호에 응답하여 화소데이터(VI)를 순차적으로 래치하여 등시에 출력하는 레치부(16)와, 레치부(16)로부터의 화소데이터(VI)를 화소전암신호로 변환하는 디지털-마남로그 변환(018), DMC부리 함)(18)와, DMC(18)로부터의 화소전암신호를 완송하여 출력하는 출력 배퍼부(26)를 구비한다. 또한, 데이터 구등 IC(4)는 타이밍 제머부(로시하지 않음)로부터 공급되는 각종 제머신호출과 화소데이터(VI)를 증계하는 신호 제머부(10)와, DMC부(18)에서 떨요로 하는 공급되는 각종 제머신호출과 화소데이터(VI)를 증계하는 신호 제머부(10)와, DMC부(18)에서 떨요로 하는 공급되는 각종 제머신호출과 화소데이터(VI)를 증계하는 신호 제머부(10)와, DMC부(18)에서 떨요로 하는 공급되는 각종 제머신호출과 화소데이터(VI)를 증계하는 신호 제머부(10)와, DMC부(18)에서 떨요로 하는 공급성 및 부국성 감마전압물을 공급하는 감마 전압부(12)를 추가로 구비한다. 이라한 구성을 가지는 데이터 구등 IC들(4) 각각은 개씩의 데이터라인들(DLI 내지 OLD)을 구동하게 된다.

신호제어부(10)는 EPOI망 제어부(도시하지 않음)로부터의 각중 제어신호를(SSP, SSC, SDE, REV, POL 등)과 화소네이터(VD)가 해당 구성요소들로 출력되게 제어한다.

감마진압부(12)는 감마 기준전압 발생부(도시하지 않음)로부터 압력되는 다수개의 감마 기준전압을 그래 이별로 세분회하여 출력한다.

쉬프트 레지스터부(14)에 포함된 n/6개의 쉬프트 레지스터들은 신호제어부(10)로부터의 소스 스타트 필스 (SSP)를 소스 샘플링 클럭신호(SSC)에 따라 순차적으로 쉬프트시켜 샘플링신호로 훌럭한다.

래치부(16)는 쉬프트 레지스터부(14)로부터의 샘플링신호에 응답하여 신호 제어부(10)로부터의 화소데이 터(VO)를 일정단위씩 순차적으로 샘플링하여 래치하게 된다. 이를 위하여 래치부(16)는 n개의 화소데이 DAC부(18)는 래치부(16)로부터의 화소데이터(VD)를 동시에 정극성 및 부극성 화소전압신호로 변환하여 출 력하게 된다. 이를 위하여, DAC부(18)는 래치부(16)에 공통 접속된 P(Positive) 디코딩부(20) 및 N(Negative) 디코딩부(22)와, P 디코딩부(20) 및 N 디코딩부(22)의 출력신호를 선택하기 위한 멀티플력서 (MIX: 24)를 구비한다.

P 디코딩부(20)에 포함되는 제 P 디코더들은 래치부(16)로부터 동시에 입력되는 제 화소데이터들을 감마진압부(12)로부터의 정국성 감마전압들을 이용하여 정국성 화소전압산호로 변환하게 된다. N 디코딩부(22)에 포함되는 제의 N 디코더들은 래치부(16)로부터 동시에 압력되는 제의 화소데이터들을 감마 전 압부(12)로부터의 부국성 감마전압들을 이용하여 부국성 화소전압산호로 변환하게 된다. 멀티플렉시부(24)에 포함되는 제의 멀티플렉시寿을 산호제어부(10)로부터의 국성제어산호(POL)에 응답하여 P 디코더(20)로부터의 정국성 화소전압산호 또는 N 디코더(22)로부터의 부국성 화소전압산호를 선택하여 출력하게된다.

클릭버퍼부(26)에 포함되는 n개의 출력버퍼들은 n개의 데이터라인들(DI 내지 Dn)들에 직렬로 각각 접속되 어진 전압추증기(Yoltage follower) 등으로 구성된다. 이러한 출력버퍼들은 DAC부(18)로부터의 화소전압 산호들을 산호완충하여 데이터라인들(DLI 내지 DLn)에 공급하게 된다.

도 3은 도 2개 도시된 데미터 구동 IC(4) 내에서의 일부 화소데미터의 전송경로를 구체적으로 도시한 것 이다.

도 3에서 래치부(16)의 래치물(17)은 9개의 화소데이터를을 DAC부(18)를 구성하는 9개의 DAC(디지탈-아날 로그 변환기)들(17) 각각으로 출력하며 화소전압신호로 변환되게 한다. 화소전압신호는 출력버퍼부(26) 의 버퍼들(27)을 통해 제1 내지 제9 데이터라면들(0L1 내지 DL9) 각각에 공급된다.

이와 같이 중래의 데이터 구동 IC를 각각은 N개의 데이터라인를(DLI 내지 DLN)를 구동하기 위하여 P 디코 더 및 N 디코더와 멀티플렉서 각각을 포함하는 N개의 DAC들을 구비해야만 한다. 이에 따라, 데이터 구동 IC는 그 구성이 복잡하여 제조단가가 상대적으로 높다. 이 결과, 백정표시장치의 제조비용을 절감하기 위해서는 데이터 구동 IC의 수를 줄이는 것이 요구된다.

데이터 구동 IC의 수를 물이는 방법으로 데이터 구동 IC가 구동할 수 있는 데이터라인물의 수, 축 출력 채널수를 증가시키는 방법이 고려되고 있다. 그러나, 데이터 구동 IC의 구동 채널수를 증가시키게 되는 경우 복잡한 구성의 OAC수가 증가하게 되므로 첩 면적이 중대됨으로써 면적에 비례하는 TCP의 비용이 상 승릴 뿐만 아니라 집적화가 어려워 제조비용 및 불량을 상승과 같은 문제점이 초래된다.

坚思的 的草亚环 部长 刘金奇 逐渐

따라서, 본 발명의 목적은 DAC부를 시분할구동하여 기존 칩면적 대비 크게 칩면적을 증가시키기 않거나 오히려 침면적을 감소시키면서 데이터 구동 IC의 출력 채널수를 증가시킴으로써 데이터 구동 IC 및 TCP의 수를 줄일 수 있는 액정표시장치의 데이터 구동 장치 및 방법을 제공하는 것이다.

발명의 구성 및 작용

상기 목적을 당성하기 위하며, 본 발명에 따른 액정표시장치의 데이터 구동 장치는 입력된 화소데이터를 시분할하여 공급하기 위한 멀티플렉서부와; 멀티플렉서부로부터의 화소데이터를 화소진압신호로 변환하기 위한 디지탈-아날로그 변환부와; 디지탈-아날로그 변환부로부터의 화소진압신호를 다수의 출력라인에 전 텍적으로 공급하기 위한 디멀티플렉서부와; 디멀티플렉서부로부터의 화소진압신호를 샘플링 및 홍당하여 다수의 데미터라인들에 출력하기 위한 샘플링 및 홍당부를 구비하는 것을 특징으로 한다.

여기서, 제1 멀티즘에서 어레이는 적어도 2n/3개의 멀티즘에서를 구비하여 적어도 2n개 이상의 화소데이 턴을 적어도 2n/3개씩 시분할하여 공급하고: 디지탈-아날로그 변환 어레이는 적어도 2n/3개의 디지탈-아 날로그 변환기를 구비하여 적어도 2n/3개의 화소데이터를 화소전합신호로 변환하고: 디밀티즘에서 어레이 는 적어도 2n/3개씩 디멀티즘에서를 구비하여 적어도 2n/3개씩의 화소전합신호를 적어도 2n개 이상의 출 럭라인들에 선택적으로 공급하는 것을 특징으로 한다.

또한, 본 발명의 액정표시장치의 데이터 구동 장치는 샘플링신호를 순차적으로 발생하기 위한 쉬프트 레 지스터부와: 샘플링신호에 용답하며 적어도 2개 이상의 화소데이터를 소청단위씩 순차적으로 래치하여 멀티플렉서부로 동시에 출력하기 위한 래치부와: 샘플링 및 홍딩부로부터의 화소전압신호를 버퍼링하여 다수의 데이터라인들로 출력하기 위한 버퍼부를 추가로 구네하는 것을 특징으로 한다.

그리고, 디지탈-아날로그 변환기 각각은 화소데이터를 정국성 화소진압신호로 변환하기 위한 정국성부와 부국성 화소진압신호로 변환하기 위한 부국성부와, 정국성부 및 부국성부의 출력을 선택하는 멀티플렉서 를 구비하는 것을 특징으로 한다.

특히, 멀티플렉서 각각은 제1 내지 제3 스위청 제대신호 각각에 응답하여 적대도 3개의 화소데이터를 하나의 디지탈-아남로그 변환기에 시분할하여 공급하기 위한 제1 내지 제3 스위청소자를 구네하고, 디멀티 틀렉서 각각은 제1 내지 제3 스위청 제처신호 각각에 응답하여 상기 디지탈-아남로그 변환기로부터의 화 소전압신호를 적대도 3개의 출력라면에 선택적으로 공급하기 위한 제4 내지 제6 스위청소자를 구비하는 것을 특징으로 한다.

샘플링 및 홍딩부는 디멀티클랙서부의 적대도 2m개의 출력라인 각각에 접속되는 적대도 2m개의 샘플링 및 홍더를 구배하고; 샘플링 및 홍더 각각은 디멀티플랙서부의 출력라인 각각에 병렬로 접속되는 제! 및 제2 샘플링 . 스위청소자와: 샘플링 스위청소자를 경유한 화소전압신호를 충진하기 위한 제1 및 제2 개패시터와; 제! 및 제2 개패시터에 충진된 화소전압신호를 흥당되게 한 후 데이터라인으로 방진되게 하 는 제! 및 제2 홈링 스위청소자를 구비하는 것을 특징으로 한다.

여기서, 제 | 커패시티에 충전되어질 화소전압신호를 샘플링하는 제 | 샘플링 스위청소자와 제2 커패시티에 충전된 화소전압신호를 골당 및 방전되게 제2 홍당 스위청소자는 등일한 제 | 스위청 제미신호에 용답하여 구동되고, 제2 커패시티에 충전되어질 화소전압신호를 샘플링하는 제2 샘플링 스위청소자와 제 | 커패시티 에 충전된 화소전압신호를 올당 및 방전되게 하는 제 | 올딩 스위청소자는 제 | 스위청 제어신호와 논리상 태가 반전되는 동일한 제2 스위청 제어신호에 응답하여 구동되는 것을 특징으로 한다.

본 발명에 따른 액정표시장치의 데이터 구동 방법은 멀티플렉서부에서 입력된 화소데이터를 시분할하여 공급하는 단계와, 디지탈-아남로그 변환부에서 멀티플렉서부로부터의 화소데이터를 화소진압신호로 변환 하는 단계와, 디멀티플렉서부에서 디지탈-아남로그 변환부로부터의 화소진압신호를 다수의 출력라인에 선 택적으로 공급하는 단계와; 샘플링 및 용딩부에서 디멀티플렉서부로부터의 화소진압신호를 생플링 및 용 당하며 다수의 데이터라인들에 총력하는 단계을 포함하는 것을 특징으로 한다.

또한, 본 발명의 액정표시장치의 데이터 구동 방법은 쉬프트레지스터부에서 샘플링신호를 순차적으로 발생하는 단계와: 래치부에서 샘플링신호에 응답하여 상기 적어도 25개 이상의 화소데이터를 소청단위씩 순차적으로 래치하여 멀티플렉서부에 동시에 공급하는 단계와: 샘플링 및 홀딩부에서 출력되는 화소전압신호를 버대링하여 적어도 25개 이상의 데이터라인에 공급하는 단계를 추가로 포함하는 것을 특징으로한다.

그리고, 멀티플렉서부에서 화소데이터를 시분할하는 단계는 제1 내지 제3 스위청 제어신호에 응답하여 적 어도 2차개의 화소데이터를 적어도 3구간으로 시분할하여 공급하는 단계이고, 디멀티플렉서부에서 화소전 압신호를 다수의 출력라인에 선택적으로 공급하는 단계는 제1 내지 제3 스위청 제머신호에 응답하여 화소 전압신호 각각을 적어도 3개의 출력라인에 선택적으로 공급하는 단계인 것을 특징으로 한다.

도한, 샘플링 및 홀딩부에 포할되는 샘플링 및 홀더 각각이 제1 및 제2 샘플링 스위청소자와: 제1 및 제2 재패시터와, 제1 및 제2 참할 스위청소자와: 제1 및 제2 참당 스위청소자와: 제1 및 제2 참당 스위청소자와: 제1 및 제2 참당 스위청소자와 급구비하여: 샘플링 및 홈딩부에서 화소진압신호를 샘플링 및 홈딩되게 하는 단계는 임의의 수평기간에서 제1 샘플링 스위청소자가 디멀티플렉서부로부터의 화소진압신호를 샘플링하여 제1 개패시터에 충전되게 함과 동시에 제2 홈당 스위청소자가 제2 개패시터에 충전된 이건 수평기간의 화소전압신호를 해당 데이터라인으로 방전되게 하는 단계와: 다음 수평기간에서 제2 샘플 링 스위청소자가 대달티플렉서로부터의 화소전압신호를 샘플링하여 제2 개패시터에 충전되게 함과 동시에 제1 음당 스위청소자가 제1 개패시터에 충전된 이전 수평기간의 화소전압신호를 해당 데이터라인으로 방전되게 하는 단계을 포함하는 것을 특징으로 한다.

상기 목적 외에 본 발명의 다른 목적 및 미점들은 첨부한 도면들을 참조한 본 발명의 비금직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 4 내지 도 8을 참조하여 본 발명의 바람직한 실시에에 대하여 설명하기로 한다.

도 4는 본 발명의 실시 예에 따른 LCD의 데이터 구동 장치를 도시한 별록도이다.

도 4에 도시된 LOO의 데이터 구등 장치는 순차적인 샘플링산호를 공급하는 쉬프트 레지스터부(34)와, 샘 플링산호에 용답하여 화소데이터(10)를 순차적으로 래치하여 동시에 출력하는 래치부(36)와, 래치부(36) 로부터의 화소데이터(10)를 시분할하여 공급하는 업티플렉서부(38)와, 멀티플렉서부(38)로부터의 화소데 이터(10)를 화소전압산호로 변환하는 DAC부(40)와, 출력리원(등을 시분할 구동하여 DAC부(40)로부터의 화소데 이터(10)를 화소전압산호로 변환하는 DAC부(40)와, 출력리원(등을 시분할 구동하여 DAC부(40)로부터의 화소전압산호를 공급하는 디밀티플렉서부(36)와, 디밀티플렉서부(38)로부터 입력되는 화소전압산호를 생물 링 및 홈팅하여 데이터라인들(0.1 내지 D.C.2)에 동시에 공급하는 샘플링 & 홈팅부(44)를 구비한다. 또한 데이터 구등 장치는 EI이밍 제어부(도시하지 않음)로부터 홈립되는 제언호들과 화소데이터(10)를 중 계하는 신호 제어부(30)와, DAC부(40)에서 필요로 하는 정극성 및 부극성 감마전입을을 공급하는 감마전 압부(34)를 추가로 구비한다. 이러한 구성을 가지는 데이터 구등 장치는 하나의 데이터 구등 IC로 집적 화되어 중래의 데이터 구등 IC 보다 전해 증가된 2개의 데이터라인을(DL1 내지 D.C.2))을 구동하게 된다.

신호제어부(30)는 타이밍 제어부(도시하지 않음)로부터의 각종 제어신호들(SSP, SSC, SOE, REV, POL 등)과 화소데이터(VD)를 해당 구성요소들로 출력되게 제어한다.

감마 전압부(22)는 감마 기준전압 발생부(도시하지 않음)로부터 압력되는 다수개의 감마 기준전압을 그레 이별로 세분화하여 출력한다.

쉬프트 레지스터부(34)에 포함되는 쉬프트 레지스터들은 신호제여부(30)로부터의 소스 스타트 펄스(SSP) 륨 소스 샘플링 클럭신호(SSC)에 ED라 순차적으로 쉬프트시켜 샘플링신호로 출력한다.

래치부(36)는 쉬프트 레지스터부(34)로부터의 샘플링신호에 응답하여 신호 제어부(30)로부터의 화소데이터(YD)를 입정단위씩 순차적으로 샘플링하여 래치하게 된다. 미를 위하여 래치부(36)는 도 5에 도시된 바와 같이 20개의 화소데이터(YD)를 래치하기 위해 20개의 래치율(46)로 구성되고, 그 래치율(46) 각각은 화소데이터(YD)의 비트수(3비트 또는 6비트)에 대용하는 크기를 갖는다. 미러한 래치부(36)는 샘플링신 호매다 신호 제어부(30)를 경유하여 공급되는 이분 화소데이터(Weven)와 오드 화소데이터(Wbodd), 즉 6 개의 화소데이터를 동시에 래치하게 된다. 이어서 래치부(36)는 신호 제어부(30)로부터의 소스 출력 이네 이렇신호(SDE)에 응답하며 래치된 20개의 화소데이터들(YD)를 동시에 출력한다. 이 경우 래치부(36)는 데이터반전 선택신호(REY)에 응답하여 트랜지선 비트수가 줄어들게끔 변조된 화소데이터(YD)를을 복원시 켜 출력하게 된다.

멀티플렉서부(36)는 래치부(36)로부터 입력되는 2m개의 화소데이터를 시분할하며 출력하게 된다. 이 2m개의 화소데이터를 3구간으로 시분할 하는 경우 멀티플렉서부(36)는 도 5에 도시된 바와 같이 3개씩의 래치물(46)에 접속된 2m/3개의 멀티플렉서들(48)을 구비한다. 멀티플렉서를(48) 각각은 3개씩의 래치들(46)로부터 입력된 화소데이터를 시분할하며 하나의 플렉라인에 순차적으로 공급한다. 다시 말하여 멀티플렉서부(36)는 래치부(36)로부터 입력되는 2m개의 화소데이터를 2m/3개씩 시분할하며 DAC부(40)로 플릭하면 STIT STITE

디멀티플렉서부(42)는 출력라인들을 시분할 구동하여 DAC부(40)로부터의 화소전압신호를 선택적으로 공급하게 된다. 이를 위하여 디멀티플렉서부(42)는 도 5에 도시된 바와 같이 DAC(50)와 동일한 20/3개의 디멀티플렉서를(52)를 구비한다. 디멀티플렉서를(52) 각각은 3개의 출력라인들을 시분할 구동하여 DAC(50)로부터 공급되는 화소전압신호를 선택적으로 공급한다. 다시 알하며, 디멀티플렉서부(42)는 DAC부(40)로부터 공급되는 20/3개씩의 화소전압신호를 출력라인을 달리하여 순차적으로 샘플&용더부(44)로 출력하게

생물 & 홀더부(44)는 디멀티클렉서부(42)로부터 입력되는 화소진압산호를 샘플링하여 홍당한 다음 데이터라인들(0.1 내지 0.2m)에 동시에 출력한다. 미를 위하여, 샘플 & 홀더부(44)는 도 5에 도시된 비와 같이 데이터라인들(0.1 내지 0.2m)과 동일한 2개 및 샘플 & 홀더(54)를 구비한다. 샘플 & 홀더(54) 각각은 디멀티플렉서(52)로부터 시간처음 두고 입력되는 화소진압산호를 샘플링하며 홀당한 다음 데이터라인들(0.1 내지 0.2m) 각각에 동시에 출력한다. 다시 말하여, 샘플 & 홀더부(44)는 디멀티플렉서부(42)로부터 25/3개씩 입력되는 화소진압산호를 샘플링하여 홈당한 다음 27개의 화소진압산호가 모두 샘플링되면 그화소진압산호들을 제1 내지 제25 데이터라인들(0.1 내지 0.2m)에 동시에 출력하게 된다.

도 6은 도 5에 도시된 데이터 구동 IC내에서 3개의 R, G, B 화소데이터에 대한 견승경로를 구제적으로 도 시한 것이고, 도 7은 도 6에 도시된 구성요소들의 구동을 제어하기 위한 제어신호들의 도시한 것이다.

도 6에서 3개의 래치들(46) 각각은 타이밍제어부(도시하지 않음)로부터 도 4에 도시된 신호제어부(30)를 경유하여 압력되는 출력 이내이를 산호(30E)에 응답하여 R, G, B 화소데이터를 멀티플렉시(48)로 출력한 다. 출력 이내이블 산호(S0E)는 통상 도 7에 도시된 바와 같이 1수평기간(1H)마다 래치들(46)에 공통적 으로 공급된다.

교단 중립선(48)는 3개의 래치들(46)로부터 입력되는 R. B. B 화소데이터를 시분할하여 하나의 DAC(50)에 순차적으로 공급한다. 이를 위하여, 멀티들렉서(48)는 압력라인이 3개의 래치들(46) 각각에 접속되고 좀 력라인이 하나의 DAC(50)에 공통접속된 제1 내지 제3 스위치(56, 58, 60)를 구비한다. 제1 내지 제3 스위치(56, 58, 60)를 구비한다. 제1 내지 제3 스위치(56, 58, 60)를 구비한다. 제1 내지 제3 스위치 제어 선호(%), 302, 303) 각각에 응답하여 래치(46)로부터의 화소데이터를 출력하게 되다. 예를 들면, 제1 내지 제3 스위치(56, 58, 60)는 도 7에 도시된 바와같이 순차적으로 이네이블되는 제1 내지 제3 스위치 제어신호(%), 302, 303)에 응답하여 래치(46)로부터 압력되어진 R. B. 화소데이터를 순치적으로 하나의 DAC(50)로 출력하다 LI의 DAC(50)로 출력한다.

DAC(50)는 멀티즘역서(48)로부터 순치적으로 압력되는 R, G, B 화소데이터를 R, G, B 화소진암신호로 변 환하여 디멀티즘렉서(52)로 출력한다.

COIN 니멀티들먹서(52)로 출력한다.

다멀티플렉서(52)는 DAC(50)로부터 순차적으로 입력되는 R, 6, B 화소전압신호를 서로 다른 출력라인을 통해 3개의 샘플 & 홍대(54) 각각으로 출력하게 된다. 이를 위하며 디멀티플렉서(52)는 입력라인이 하나의 DAC(50) 물럭라인에 공통접속되고 출력라인이 3개의 샘플 & 홍대(54) 각각에 접속된 제4 내지 제6 스위치(52, 64, 65)를 구네한다. 제1 내지 제3 스위치(62, 64, 66)는 단데밍제어부로부터 신호제어부(30)를 경유하여 입력되는 제1 내지 제3 스위치 제어신호(31), 332, 533) 각각에 용답하여 DAC(50)로부터의 화소대이터를 서로 다른 출력라인들 통해 출력하게 된다. 이 경우, 디멀티플렉서(52)는 멀티플렉서(40)와 동일한 제1 내지 제3 스위치 제어신호(31, 532, 533)를 이용한다. 메를 들면, 제4 내지 제6 스위치(62, 64, 66)는 도 7에 도시된 비와 같이 순치적으로 이데이를되는 제1 내지 제3 스위치 제어신호(50, 54, 56)는 도 7에 도시된 비와 같이 순차적으로 이데이를되는 제1 내지 제3 스위치 제어신호(50, 54, 533)를 이용한다. 메를 들면, 제4 내지 제6 스위치(62, 64, 66)는 도 7에 도시된 비와 같이 순차적으로 이데이를되는 제1 내지 제3 스위치 제어신호(537, 532, 533)를 이용한다. 메를 들면, 제4 내지 제6 스위치(62, 64, 66)는 도 7에 도시된 비와 같이 순차적으로 이데이를되는 제1 내지 제3 스위치 제어신호(537, 532, 533)를 마음합하게 된다.

3개의 샘플 & 홀더(54)는 디멀티플렉서(52)로부터 순차적으로 입력되는 R, 6, B 화소전압신호를 샘플링하여 공당한 다음 동시에 제 H 내지 제3 대이터라인(IL1 내지 IL3) 각각으로 출력하게 된다. 이를 위하여 샘플 & 홀더(54)는 입력라인이 디멀티플렉서(52)의 하나의 출력라인에 공통 접속된 제? 및 제8 스위치(68, 70)와, 제7 및 제8 스위치(68, 70)와, 제7 및 제8 스위치(68, 70)와 제 등록 관리인에 대표되는 제2 제2 개페시터(Ca, Cb)와, 입력라인 이 제7 및 제8 스위치(68, 70)의 출력라인 각각에 접속되고 출력라인 하나의 데이터라인(IL1)에 공통합 속된 제9 및 제10 스위치(72, 74)를 구비한다. 또한 샘플 & 홀더(54)는 제9 및 제 10 스위치(72, 74)를 출력라인 대기인다다 데이터라인 사이에 접속된 버퍼(76)를 더 구비한다.

대각선방향으로 위치하는 제7 및 제10 스위치(68, 74)는 동일한 제4 스위치 제어산호(SP4)에 용답하고,

제8 및 제9 스위치(70, 72)는 제4 스위치 제대신호(SW4)와 상반된 논리상태를 갖는 제5 스위치 제대신호 (SW5)에 응답한다. 제4 및 제5 스위치 제대신호(SW4, SW5)는 다른 제대신호들과 동일하게 타미밍제대부 로부터 신호제대부(30)를 통해 공급된다. 제1 및 제2 캐페시터(Ca, Cb)는 서로 다른, 즉 시간적으로 인접한 수명라인의 데이터를 충전하게 된다.

예를 들면, 한 수평기간에서 도 7에 도시된 바와 같이 하이상태로 공급되는 제4 스위치 제머신호(SM4)에 응답하며 제7 및 제10 스위치(SB, 74)가 탄-온된다. 이에 따라, 탄-온된 제7 스위치(SB)에 의해 디멀티 플렉시(52)로부터 공급되는 화소전압신호가 샘플링되고 제1 캐패시터(Ca)에 충전되어 홈딩된다. 이와 동 시에, 이전 수평기간에서 제2 캐패시터(Cb)에 충전되어 있던 화소전압신호가 턴-온된 제10 스위치(74)와 버퍼(76)를 경유하여 해당 데이터라인(OL)으로 공급된다.

그 다음 수평기간에서 도 7에 도시된 바와 같이 하이상태로 공급되는 제5 스위치 제대신호(\$\frac{9}{5}})에 응답하 대 제8 및 제9 스위치(70, 72)가 턴-온된다. 이에 따라, 턴-온된 제8 스위치(70)에 의해 디멀티플렉서 (\$2)로부터 공급되는 화소전입산소가 샘플링되고 제2 캐패시터(CD)에 충진되어 공당된다. 미와 동시에, 이전 수평기간에서 제1 캐패시터(Ca)에 충진되어 있던 화소전입산호가 턴-온된 제9 스위치(72)와 버퍼 (76)를 경유하여 해당 데이터라인(DL)으로 공급된다.

이렇게, 샘플&홀더(54)가 화소진압신호 샘플링을 위한 한쌍의 제? 및 제8 스위치(68, 70)과, 화소진압신 호 충진을 위한 한쌍의 제1 및 제2 캐패시터(Ca. Cb)와, 화소진압신호 골딩을 위한 한쌍의 제9 및 제10 스위치(72, 74)를 구비하여 서로 교변적으로 구동되게 함으로써 샘플링 및 옮딩 동작에 의한 신호지연을 방지할 수 있게 된다.

이상 설명한 바와 같이 본 발명의 설시 예에 따른 데이터 구동 IC는 DAC부의 시분할 구동으로 DAC수를 적 어도 1/3로 출임으로써 IC내에서 DAC부가 차지하는 공간이 줄어들게 한다. 이에 따라 기존 칩면적 대비 크게 칩면적을 증가시키기 않거나 오히려 칩면적을 감소시키면서 데이터 구동 IC가 구동하는 데이터라인 수, 즉 출력채실수를 증러대비 2배로 증가시키는 것이 가능하게 팋으로써 데이터 구동 IC와 그 IC가 설장 되는 TOP의 수를 1/2로 줄일 수 있게 된다.

상세히 하면, 도 8에 도시된 바와 같이 종래대비 2배의 출력채널을 갖는 데이터 구동 IC(82)가 TCP(84) 상에 실장되어 액정패널(80)에 접속된다.

예를 들어, SXGA 모드(1280·1024)의 액정패날(80)를 구통하기 위해 중래에는 384채날의 데이터 구동 IC 10개가 필요했던 반면에, 전술한 본 발명의 데이터 구동 IC(82)를 사용하는 경우 첩면적 중대없이 768채 넓을 확보할 수 있게 되므로 중래대비 I/2인 5개의 데이터 구동 IC(82)만이 필요하게 된다. 이에 따라, 데이터 구동 IC(82) 및 TCP(84)의 수를 중래보다 적어도 I/2로 줄일 수 있게 되므로 액정표시장치의 제조 비용을 낮춤 수 있게 된다.

484 6T

상술한 비와 같이, 본 발명에 따른 액정표시장치의 데이터 구동 장치 및 방법에서는 0AC부를 시분할구동 합으로써 기존 칩면적 대비 크게 칩면적을 증가시키기 않거나 오히려 칩면적을 감소시키면서 데이터 구동 IC의 채널수를 증래대비 2배로 증가시킬 수 있게 된다. 이에 따라, 본 발명에 따른 액정표시장치의 데이 터 구동 장치 및 방법에 의하면 데이터 구동 IC의 채널수를 증가시켜 데이터 구동 IC 및 TCP의 수를 증래 대비 1/2로 줄일 수 있게 되므로 액정표시장치의 제조비용을 낮을 수 있게 된다.

이상 설명한 내용을 통해 당업자리면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

(5) 원구의 범위

성구항 1

입력된 화소데이터를 시분함하여 공급하기 위한 멀티플렉서부와;

상기 멀티플렉서부로부터의 화소데이터를 화소전압신호로 변환하기 위한 디지탈-아날로그 변환부와:

상기 디지탈-아날로그 변환부로부터의 화소전압신호를 다수의 출력라인에 선택적으로 공급하기 위한 디얼 티플렉서부와;

상기 디멀티플렉서부로부터의 화소전압신호를 샘플링 및 홍당하며 다수의 데이터라인트에 종력하기 위한 샘플링 및 홍당부를 구비하는 것을 특징으로 하는 액정표시장치의 데이터 구동 장치.

청구항 2

제 ㅣ 항에 있어서

상기 제1 멀티플렉시 이래이는 적어도 2m/3개의 멀티플렉서를 구비하여 적어도 2m개 이상의 화소데이터를 적어도 2m/3개씩 시분할하여 공급하고,

상기 디지탈-아날로그 변환 어레이는 상기 적어도 2n/3개의 디지탈-아날로그 변환기를 구비하여 상기 적어도 2n/3개의 화소데이터를 화소전압신호로 변환하고,

상기 디멀티듬력서 어레이는 적어도 2m/3개의 디멀티톨렉서를 구비하며 상기 적어도 2m/3개씩의 화소전압 신호를 적어도 2m개 이상의 촘럭라인들에 선택적으로 공급하는 것을 특징으로 하는 액정표시장치의 데이 터 구동 장치.

성구한 3

제 2 함에 있어서,

샘플링신호를 순차적으로 발생하기 위한 쉬프트 레지스터부와;

상기 샘플링신호에 용답하며 상기 적어도 2n개 이상의 화소데이터를 소정단위씩 순차적으로 래치하여 상 기 멀티플렉서부로 동시에 출력하기 위한 래치부와;

상기 삼출량 및 홀딩부로부터의 화소전압신호를 배퍼링하며 상기 다수의 데이터라인들로 출력하기 위한 배퍼부를 추가로 구네하는 것을 특징으로 하는 액정표시장치의 데이터 구동 장치.

청구항 4

제 2 항에 있어서,

상기 디지탈-이날로그 변환기 각각은

상기 화소데이터를 정극성 화소전압신호로 변환하기 위한 정극성부와 부극성 화소진압신호로 변환하기 위 한 부극성부와, 정극성부 및 부극성부의 출력을 선택하는 멀티플렉시를 구비하는 것을 특징으로 하는 액 정표시장치의 데이터 구동 장치

청구한 5

제 2 함에 있어서,

상기 멀티플렉시 각각은 제1 내지 제3 스위청 제어신호 각각에 응답하며 적어도 3개의 화소데이터를 하나 의 디지탈-아날로그 변환기에 시분할하여 공급하기 위한 제1 내지 제3 스위청소자를 구비하고,

상기 디멀티플력서 각각은 상기 제1 내지 제3 스위청 제처신호 각각에 용답하며 상기 디지탈-아날로그 변환기로부터의 화소전압신호를 적어도 3개의 출력라인에 선택적으로 공급하기 위한 제4 내지 제6 스위청소자를 구비하는 것을 특징으로 하는 액정표시장치의 데이터 구동 장치.

청구하다

제 2 함에 있어서,

상기 샘플링 및 홈팅부는

상기 디멀티플렉서부의 적어도 26개의 출력라인 각각에 접속되는 적어도 26개의 생플링 및 홀더를 구비하고.

상기 샘플링 및 홀더 각각은

상기 디멀티클랙서부의 출력라인 각각에 병렬로 접속되는 제1 및 제2 샘플링 스위청소자와;

상기 샘플링 스위청소자를 경유한 화소진압신호를 충진하기 위한 제1 및 제2 캐패시터와;

상기 제1 및 제2 캐패시터에 충진된 화소전압신호를 흘당되게 한 후 상기 데이터라인으로 방진되게 하는 제1 및 제2 훈당 스위청소자를 구비하는 것을 특징으로 하는 액정표시장치의 데이터 구동 장치,

청구한 7

제 6 항에 있어서,

상기 제1 캐피시터에 충진되어질 화소진압신호를 샘플링하는 제1 샘플링 스위청소자와 상기 제2 캐피시터에 충진된 화소진압신호를 혼당 및 방전되게 제2 혼당 스위청소자는 동일한 제1 스위청 제어신호에 응답하여 구동되고,

상기 제2 개패시터에 총진되어질 화소진압신호를 샘플릭하는 제2 샘플링 스위청소자와 상기 제1 개패시터 에 총전된 화소전압신호를 꼽힌 및 방전되게 하는 제1 홀딩 스위청소자는 상기 제1 스위청 제대신호와 논 리상태가 반전되는 동일한 제2 스위청 제어신호에 용답하여 구동되는 것을 특징으로 하는 액정표시장치의 데이터 구동 장치.

경구함 8

멀티클랙서부에서 입력된 화소데이터를 시분할하여 공급하는 단계와,

디지탈-아날로그 변환부에서 상기 멀티플렉서부로부터의 화소데이터를 화소전압신호로 변환하는 단계와:

다덜타즐렉시부에서 상기 다지탈-이날로그 변환부로부터의 화소전압신호를 다수의 출력라인에 선택적으로 공급하는 단계와:

샘플링 및 홈딩부에서 상기 디멀티클렉서부로부터의 화소진압신호를 샘플링 및 홈딩하여 다수의 데이터라 인플에 울력하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 데이터 구동 방법.

청구항 9

제 8 할에 있어서,

쉬프트레지스터부에서 샘플링신호를 순차적으로 발생하는 단계와;

래치부에서 상기 샘플링산호에 용답하며 상기 적어도 25개 이상의 화소네이터를 소정단위씩 순치적으로

래치하다 상기 멀티클렉서부에 동시에 공급하는 단계와:

상기 샘플링 및 홈딩부에서 플릭되는 상기 화소전압신호를 버퍼링하여 상기 적어도 2㎡ 이상의 데이터라 인에 공급하는 단계를 추가로 포합하는 것을 특징으로 하는 액정표시장치의 데이터 구동 방법.

청구항 10

제 8 함에 있어서,

상기 멀티플렉서부에서 상기 화소데이터를 시분할하는 단계는 제1 내지 제3 스위형 제어신호에 용답하여 적어도 20개의 화소데이터를 적어도 3구간으로 시분할하여 공급하는 단계이고,

상기 디델티즘렉서부에서 상기 화소전압신호를 다수의 출력라인에 선택적으로 공급하는 단계는 상기 제1 내지 제3 스위청 제대신호에 용답하여 상기 화소전압신호 각각을 적어도 3개의 출력라인에 선택적으로 공급하는 단계인 것을 특징으로 하는 액정표시장치의 데미터 구동 방법.

청구항 11

제 8 항에 있어서,

상기 샘플링 및 홀딩부에 포함되는 샘플링 및 홀더 각각이 제1 및 제2 샘플링 스위청소자와; 제1 및 제2 캐패시터와, 제1 및 제2 홀딩 스위청소자를 구비하여;


상기 샘플링 및 홀딩부에서 화소진압신호를 샘플링 및 홀딩되게 하는 단계는

임의의 수평기간에서 상기 제1 샘플링 스위청소자가 상기 디멀티플렉서부로부터의 화소전압산호를 샘플링 하며 상기 제1 캐패시터에 충전되게 함과 동시에 상기 제2 혼당 소위청소자가 상기 제2 캐패시터에 충전 된 미전 수평기간의 화소전압신호를 해당 데미터라인으로 방전되게 하는 단계와:


다음 수평기간에서 상기 제2 샘플링 스위청소자가 상기 디멀티를해서로부터의 화소진압신호를 샘플링하며 상기 제2 캐패시터에 총진되게 할과 동시에 상기 제1 홍딩 스위청소자가 상기 제1 캐패시터에 총진된 미 전 수평기간의 화소전압신호를 해당 데이터라만으로 방진되게 하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 데이터 구동 방법.

<u>SB</u>


*51*91




<u> 522</u>




*<u><u> 5</u>9*3</u>




<u> 58</u>4



£₿5



£20



13-12